VHDL 作者: leenldk 时间: 2020-03-19 分类: 未分类 counter <= (0 => '1', 4 => '1', others => '0') // signal赋值 rising_edge(clk) //检测上升沿函数 标签: none